Barton krijgt 400 Mhz FSB

[anoniem]

Ok, sorry. :) Toch simplificeert hij het probleem wel behoorlijk. want volgens zijn redenatie zou de GTL+ van PIII ook 200MHz hebben moeten kunnen halen.

[anoniem]

[quote:60cd8aa9be="egslim"]Ok, sorry. :) Toch simplificeert hij het probleem wel behoorlijk. want volgens zijn redenatie zou de GTL+ van PIII ook 200MHz hebben moeten kunnen halen.[/quote:60cd8aa9be] Sorry maar dit vat ik niet helemaal. Wat hij zegt heeft betrekking op de Quad pumped 200mhz fsb(800mhz) van de P4 en de Spingdale chipsets en de eventuele 400mhz van de bus van de "Barton". Dit heeft natuurlijk niets met de oude GTL+ bus van de PIII te maken. Overigens ben ik het wel met je eens dat hij er over praat alsof het kinderspel is voor de mobo bakkers. maar ja aan de andere kant misschien weet hij dingen die wij niet weten.

[anoniem]

Hij zegt dat de implementatie van de signaallijnen voor een 200MHz (DDR) EV6 bus geen problemen op zou moeten leveren, [i:9c7b6901bd]omdat[/i:9c7b6901bd] op datzelfde moment men ook aan een 200MHz (QDR) P4 FSB werkt. Volgens zijn redenatie geldt dus: Als men de ene bus op 200MHz kan laten werken, dan wil dat ook met de andere bus. Dat die redenatie larie is kun je direct bewijzen, doordat de PIII FSB nooit verder dan 133MHz kon komen. Ik ben het met Anand eens dat een 400MHz EV6 goed te doen is, maar niet met zijn argument daarvoor.

[anoniem]

Op die manier had ik het niet gezien, zo kan je zijn opmerking inderdaad ook interpreteren. Als je het zo ziet is het inderdaad larie. Ik zag zijn opmerking meer als volgt: Omdat de meeste moederbord fabrikanten druk bezig zijn de hun moederborden te optimaliseren voor 200mhz signaling tbv de reeds geplande 200mhz qdr fsb van Intel in de springdale chipset en P4 cores, zal het voor de moederbord fabrikanten niet moeilijk zijn om het zelfde toe te passen voor de EV6 bus van AMD.

[anoniem]

200MHz signaling voor EV6 is iets heel anders dan 200MHz signaling voor 200MHz Quad pumped GTL+. Die 200MHz is het aantal cycli, maar wat per cyclus gebeurt is heel verschillend per protocol. Of een cyclus kan plaatsvinden in een dergelijk korte tijd verschilt dus enorm per protocol. Een simpel voorbeeld: Protocol A gebruikt 5V signalen, protocol B werkt op 1,5V. Met alle andere factoren identiek zal de afstand tussen signaalpaden voor protocol A groter moeten zijn dan voor protocol B, omdat A grotere velden creëert met dezelfde kloksnelheid. Te zeggen dat moederbordfabrikanten die de signaling voor protocol B beheersen ook weinig moeite zullen hebben met die voor protocol A klopt dan niet. Behalve voltages bestaan er nog veel andere signaalverschillen tussen protocollen, waar moederbordfabrikanten rekening mee moeten houden.

[anoniem]

Ja dat begrijp ik en dat is duidelijk, maar het gaat nu tussen de AMD EV6 bus en de P4 quad pumped bus. Uiteraad geld daar jou verhaal ook voor. Ik las dat de Nforce 2 al geschikt moet wezen voor 400mhz fsb dus haalbaar is het wel. (maar dat gaf jij ook al aan) Ben helaas de link waar ik dat las kwijt.

[anoniem]

Compaq heeft Alpha's verkocht met een (EV6) FSB op 533MHz, dus zelfs dat is haalbaar. Natuurlijk gaat het dan wel om zeer hoge kwaliteit moederborden, niet vergelijkbaar met desktop bordjes.